

PRÁCTICA 2. INTRODUCCIÓN AL LENGUAJE VHDL Y AL ENTORNO ISE 14.7 DE XILINX

Diseñar en VHDL una Unidad Lógica de 4 bits. A3...A0 son las entradas del operando A, S1, S0 permiten seleccionar la operación. Las operaciones se indican en la siguiente tabla:

S1	S0	Operación
0	0	NOT (A)
0	1	A
1	0	Rotación a la izquierda de A de 2 bits
1	1	Desplazamiento lógico a la derecha de A de 1 bit

Los operadores de desplazamiento y de rotación no se pueden usar con tipos de datos std_logic y std_logic_vector así que se harán utilizando el operador de concatenación &. Comprobar el correcto funcionamiento del diseño realizado con los siguientes estímulos en el entorno de simulación ISim. Los estímulos deben ser introducidos creando un banco de prueba (Testbench) usando VHDL.

Tiempo	S	A	Test
0 ns	-	-	1
200 ns	0	0	0
400 ns	1	3	0
600 ns	2	4	0
800 ns	3	4	0

La salida de la operación se mostrará en display de 7 segmentos de la FPGA. Se analizarán las formas de asignar las entradas y salidas del sistema a diseñar a las patillas de la FPGA y se mostrará la metodología para programar FPGAs mediante el conector JTAG. El diseño tiene las siguientes entradas y salidas:

- ✓ La entrada **Test** es una entrada de control que permite comprobar el funcionamiento de todos los segmentos. Es activa a nivel lógico alto. Al activarse se encenderán todos los segmentos. **Test** se implementará mediante un pulsador de la FPGA.
- ✓ El operando **A** se implementará mediante 4 microinterruptores de la placa.
- ✓ Las entradas de selección **S** se implementarán mediante otros 2 microinterruptores.
- ✓ **Segmentos[6..0]** son las salidas que controlan los segmentos del display. Son activas a nivel bajo. El display es del tipo de ánodo común. Cada segmento se referencia mediante una letra, tal y como se muestra en la figura. Los segmentos a, b, ..., g tendrán el valor necesario para poder representarse el dígito hexadecimal de entrada en el display. **Segmentos(6)** corresponde al segmento a y **Segmentos(0)** al g.

